多通道同步高速数据采集系统研制--中国器件网

何浩, 杨俊峰, 武杰, 王砚方
中国科学技术大学近代物理系快电子学实验室, 安徽合肥　230027
　　摘要: 介绍了一个最高采样率为100MHz, 采样精度为8bit, 基于PCI总线和计算机并口的8通道同步高速数据采集系统的设计, 整套系统具有同步误差小、触发方式多样、操作灵活等特点。
关键词: 高速AD 变换; PCI; 并口; Windows98; WinDriver
中图分类号: 　TP274　　文献标识码: 　A 　　文章编号: 　025820934 (2003) 0220179203
收稿日期: 2001212205
作者简介: 何浩(19772) , 男, 中国科学技术大学近代物理系硕士生。
0　引言
在现代许多信号处理系统中, 比如现代雷达系统, 往往产生宽带信号或者上升沿比较陡的模拟信号, 对这种模拟信号往往需要将它数字化后输入到计算机, 进行数值分析、频谱分析等方法来进一步对信号进行分析, 给出分析报告。
同时, 这些信号往往要对一些相关信号同时进行测量, 进行相关分析后, 得到信号间的相关信息。这就要求数字化具有良好的同步性能。在AD 变换速率为100M SPS 量级的情况下,良好的同步也就意味着同步时间误差必须在ns 级甚至以下。
本文介绍的系统正是针对这些要求而开发出来的。其中的高速数据采集卡的工作范围在25～ 100M SPS 之间, 步长为1M SPS 可调。时钟分配卡用来对各个数据采集卡提供采样时钟及触发信号, 用来对各个数据采集卡进行同步。
1　总体目标
1) 高速数据采集: 能够通过动态调节数据采样时钟来调节数据采集卡的采集速率, 最高可达100M SPS。
2) 大容量存储: 数据采集卡上设计有512k Byte 存储器, 方便用户对保存的采样数据进行进一步分析。
3) 良好的抗干扰能力: 通过PCB 板上的一些设计及工控机箱来加强对电磁干扰、电压扰动的适应能力, 能够适应恶劣的工作环境。
4) 良好的同步性能: 各个数据采集卡之间的同步误差在0. 5n s 之间。
2　系统结构
图1 为系统结构框图。
整个系统由一个8 通道100MHz 时钟触发分配器和8 块高速A?D 卡构成。时钟触发分配器为8 路高速数据采集卡提供同步性能良好的8 路采样时钟和触发信号, 从而在时钟源方面保证数据采集卡采集的数据具有良好的同步性能。它采用并口EPP 模式与计算机相连, 可以通过并口实时地完成改变输出时钟频率、产生软件触发、切换触发模式等功能。高速AD 卡基于PC I 总线, 最高采样速率为100M SPS, 采样精度为8b it, 卡式缓冲存储器长度为512k Byte, 具有程控增益和基线调节功能, 适合于各种情况的需要。整个系统建立在一个拥有10 个PCI 插槽的工控机上, 以保证其可靠运行。
9 7 1 图1　系统结构框图
3　系统硬件设计
3. 1　时钟控制电路
时钟控制电路主要是用于提供8 块AD采集卡的同步采样时钟, 电路主要采用了Syn2ergy 公司的SY89429A、MC10H111。
SY89429A 是一款高性能可调时钟合成器, 能够产生25～ 400MHz 的PECL 时钟, 时钟频率可以通过对并口或串口进行编程来调节输出时钟频率。MC10H111 主要是1g 9 差分时钟驱动器, 将SY89429A 输出的时钟分成8 路同步良好的PECL 时钟, 供数据采集卡使用。
3. 2　AD 前端模拟电路
前端模拟电路主要是输入的模拟信号进行调理, 电路分为三级, 第一级为输入信号和直流移位电平相加, 主要是进行阻抗匹配; 第二级为压控程控放大电路, 主要进行程控增益, 增益调节可达到40dB, 能够将各个通道来的不同幅度的信号加以调节, 将各路信号调节到同等幅度再进行采样, 有利于数据的后期处理; 第三级将信号变为差分输入, 以便下一级的AD 变换。
图2 就是前端电路的一个基本框图。
3. 3　AD 采样电路
AD 采样电路用于对前端电路过来的信号进行采样, 其中的核心芯片采用A nalog 的AD90542135, 这款芯片最高采样速率可以达到135M SPS, 具有350MHz 的模拟带宽。芯片的采样时钟(ENCODE) 信号为PECL 电平, 由时钟分配卡提供, 保证采样时钟的同步性。
3. 4　触发产生电路
触发电路采用的是Synergy 公司的产品,是一个1g 9 的TTL 驱动器, 触发信号通过芯片后得到8 路同步触发信号分别触发8 路AD 卡上的触发逻辑来开始采样, 这是保证这个系统同步的关键之一。
另外, 为了使整个系统获得尽可能好的性能, 在设计中采用了如下措施:
1) 为了避免各个信号间的串扰( crosstalk) 和保证信号的完整性( integrality) , PCB设计中采用了4 层板, 通过使用大面积的电源和地层使信号线与地或电源平面之间形成一个紧耦合层, 从而减少了信号线之间的串扰。
2) 时钟输出使用ECL 差分信号, 减少了传输中的干扰。
3) 综合使用磁珠、滤波电容、电感等减少电源部分的扰动。
4) 在布线时用泪滴焊盘和用圆弧拐角布线技术, 减少信号线的辐射和反射, 降低串扰。
上述措施的采用, 较好完成了设计要求。
4　接口电路与软件编程
AD 卡的接口电路主要采用了AMCC 的0 8 1
图2　前端电路基本框图
5920 接口芯片, 除了完成采集卡的初始化以外, 还可以通过中断、查询方式与PC 进行通信; 而时钟分配卡主要是通过并口进行配置, 可以通过并口实时地完成改变输出时钟频率、产生软件触发、切换触发模式等功能。整个软件包括系统初始化, 采样控制, 数据传输部分和波形显示几个部分。用户用我们提供的程序完全可以完成整个系统的控制, 同时我们也提供了相应的底层接口(AD卡的底层程序主要是用Windriver 和V isual C+ + 编写)供用户调用, 为用户自己编写提供了方便。
5　系统性能测量
由于系统对同步性能要求的特殊性, 除了高速AD卡的性能指标外, 系统性能主要体现在两个指标上: 各路之间对同一信号进行采样,其结果之间的时间延迟$, 以及$ 的晃动(即大量测量$ 值得到的其标准偏差D)。系统性能的具体要求为:
$max≤0. 5n s, 3D≤1n s。经过我们与合作单位长时间的测试, 这个系统是符合要求的, 性能指标都很好地达到了要求。
6　结束语
高速数据采集同步系统综合应用了PCI总线设计、设备驱动程序设计、VC编程等一系列较新技术, 保证了这个系统的稳定。
Des ign of mult i-channel synchron ized h igh speed data acquis it ion AD system
HE Hao, YAN G Jun2feng, WU J ie, WAN G Yan2fang
(Dep t ofModern Physics, U STC, Hefei of A nhui P rov. 230027, Ch ina)
Abstract　It int roduces the method of designing a mult i2channel synch ronized AD system wh ich in2 cludes 8 PC I2Bus AD Cards (25～ 100M SPS, 8bit) and a timet rig generato r (configed th rough paral2
lel po rt).
Key words: h igh speed AD; PCI; parallel port; Windows98; WinDriver; synch ronize